是在滿足電路性能和芯片面積的要求下,采用可測(cè)試設(shè)計(jì)技術(shù)設(shè)計(jì)一個(gè)完全竹炭竹纖維可測(cè)的電路.以前,可測(cè)性設(shè)計(jì)是在邏輯綜合以后進(jìn)行,現(xiàn)在需要可測(cè)性設(shè)計(jì)與邏輯綜合盡早結(jié)合至一個(gè)自動(dòng)設(shè)計(jì)方法中,以減少設(shè)計(jì)過程的重復(fù),降低費(fèi)用和盡快投放市場(chǎng).目前,測(cè)試綜合工具有門級(jí)的和寄存器傳輸級(jí)的兩類.門級(jí)的工具較為成熟,一般適合于完全掃描式設(shè)計(jì),寄存器傳輸級(jí)工具是最近才出現(xiàn)的,比較適合于內(nèi)建自測(cè)試邊界掃描式設(shè)計(jì).不管是門級(jí)的,還是寄存器傳輸級(jí)的測(cè)試綜合,都在以綜合為基礎(chǔ)的設(shè)計(jì)方法中包含測(cè)試方法選擇,測(cè)試結(jié)構(gòu)插入,電路驗(yàn)證和測(cè)試程序準(zhǔn)備四個(gè)步驟.這些步驟的相對(duì)重要性因應(yīng)用而異.
|
相關(guān)鏈接